Intel ha fornito nuovi dettagli tecnici sui processori Xeon 7 “Diamond Rapids”, la prossima generazione di CPU server destinata ai datacenter e, in particolare, ai carichi di lavoro legati all’Agentic AI su scala enterprise. L’azienda descrive Diamond Rapids come un processore “versatile” progettato per combinare capacità di calcolo scalabili, un sottosistema di memoria unificato e una parte di I/O flessibile, con l’obiettivo di mantenere prestazioni e scalabilità elevate anche nei carichi caratterizzati da un intenso utilizzo di CPU, memoria e acceleratori.
Clicca per ingrandire
Alla base della piattaforma c’è il processo produttivo Intel 18A-P, evoluzione del 18° destinata ai prodotti ad alte prestazioni e pensata per offrire un compromesso più favorevole tra consumi e prestazioni. Diamond Rapids sarà inoltre un progetto realizzato interamente utilizzando tecnologie e nodi produttivi Intel: i chiplet dei core saranno prodotti con processo Intel 18A-P, i Base Tile utilizzeranno Intel 3-T e i Fabric Hub Tile saranno realizzati con Intel 3.
Il risultato è un’architettura fortemente disaggregata, nella quale le diverse funzioni del processore vengono distribuite su più tile. Il package comprende due Fabric Hub Tile, quattro Base Tile e 16 Core Chiplet. Ogni Core Chiplet integra 16 P-Core “Panther Cove”, per un massimo complessivo di 256 core per socket. Si tratta di un incremento significativo rispetto ai 128 core delle configurazioni di punta di Granite Rapids, lo Xeon 6 basato su P-core.
Clicca per ingrandire
La struttura ricorda per alcuni aspetti l’approccio adottato da AMD con i processori EPYC, con i blocchi di calcolo separati dalle componenti dedicate a memoria e I/O. Intel introduce però una propria implementazione, denominata Fan-out Fabric, articolata in quattro elementi principali: Scalable Compute Building Blocks, Centralized I/O & Memory in Fabric Hub, Unified Memory Fabric e Flexible I/O Fabric.
I quattro Base Tile costituiscono i Core Building Block (CBB) del processore. Ciascuno ospita quattro Core Chiplet, per un totale di 64 core, e può quindi essere visto come un blocco di calcolo indipendente. I collegamenti tra i chiplet e il Base Tile vengono realizzati attraverso tecnologia Foveros Direct 3D con hybrid bonding, mentre i Base Tile comunicano con i Fabric Hub mediante collegamenti in rame sul substrato conformi alla tecnologia UCIe-S.
Clicca per ingrandire
I Core Chiplet contengono i P-Core e le relative cache L2, ma non dispongono direttamente di una cache L3 condivisa. All’interno di ciascun chiplet è presente un’interconnessione 3D Xbar che mette in comunicazione i 16 core e li collega al Base Tile. È proprio quest’ultimo a ospitare la cache di ultimo livello condivisa.
Ogni Base Tile dispone infatti di 320 MB di LLC, accessibili in modo uniforme dai 64 core collegati al blocco. La somma dei quattro Base Tile porta quindi la cache LLC complessiva fino a 1,28 GB per socket. I Base Tile integrano inoltre il caching agent, lo snoop filter e la logica di interconnessione die-to-die verso i Fabric Hub.
Clicca per ingrandire
La separazione della cache rispetto ai chiplet di calcolo consente a Intel di realizzare un sistema nel quale il quantitativo di LLC può essere scalato insieme al numero di Core Chiplet e di CBB. È una scelta progettuale differente rispetto a generazioni precedenti come Granite Rapids, nelle quali il controller di memoria era maggiormente integrato all’interno del blocco di calcolo.
La gestione della memoria e dell’I/O è affidata ai due Fabric Hub Tile, ciascuno dei quali comunica con due coppie di Base Tile. Ogni Fabric Hub integra un controller per otto canali di memoria, portando il package completo a 16 canali DDR5. La piattaforma supporta MRDIMM fino a 12.800 MT/s, mentre sono previsti anche moduli DDR5 fino a 8.000 MT/s. Intel indica per il sottosistema Unified Memory Fabric una larghezza di banda massima fino a 1,6 TB/s.
Clicca per ingrandire
I Fabric Hub gestiscono anche la connettività I/O. Ciascuno dispone di 64 linee PCIe Gen6 configurabili per l’utilizzo con CXL 3.0, per un totale di 128 linee PCIe Gen6 per processore. Sono inoltre presenti otto linee PCIe Gen4 per le connessioni di piattaforma a bassa velocità , oltre alle interfacce UPI 3 per le configurazioni multi-socket.
Il blocco Flexible I/O Fabric comprende PHY I/O, cache I/O, interconnessioni, snoop filter e acceleratori dedicati. Tra questi Intel cita TDX, SGX, QAT e DSA, che permettono di accelerare specifiche funzioni legate alla sicurezza, alla compressione, alla gestione dei dati e alla virtualizzazione.
Clicca per ingrandire
Il sottosistema di memoria integra invece DDR PHY, memory controller, Home Agent, snoop filter, memory interconnect e meccanismi di memory encryption. La struttura è stata progettata per fornire una latenza uniforme e un’elevata disponibilità di banda ai diversi blocchi di calcolo.
Sul fronte delle istruzioni, Intel non ha ancora divulgato tutti i dettagli dell’architettura Panther Cove, ma ha confermato il supporto per Advanced Matrix Extensions (AMX), AVX 10.2 e per formati numerici come FP8, FP16 e BF16. La combinazione di queste estensioni con un massimo di 256 P-Core è destinata soprattutto a workload AI e applicazioni enterprise fortemente parallelizzate.
Clicca per ingrandire
Diamond Rapids introduce anche nuove Advanced Performance Extensions (APX) e una versione potenziata delle AMX, inserite in un’architettura che Intel considera adatta alla prossima generazione di applicazioni AI. L’obiettivo è fornire capacità di calcolo general purpose insieme a funzionalità dedicate all’elaborazione matriciale, evitando di limitare il processore a un singolo tipo di carico.
Un’altra caratteristica rilevante riguarda l’assenza del Simultaneous Multithreading (SMT). I 256 P-Core saranno quindi utilizzati senza il raddoppio dei thread logici tipico delle precedenti implementazioni SMT di Intel. La tecnologia dovrebbe tornare nella generazione successiva, Coral Rapids, attesa secondo le attuali indicazioni nel 2028.
La piattaforma Diamond Rapids sarà inoltre caratterizzata da requisiti energetici importanti. Le prime informazioni indicano configurazioni fino a 650 W di TDP sulla piattaforma LGA 9324, con supporto a sistemi multi-socket.
Clicca per ingrandire
La scelta di arrivare a 256 P-Core porta Diamond Rapids sullo stesso ordine di grandezza della prossima generazione EPYC di AMD, che prevede anch’essa configurazioni fino a 256 core. La competizione nel segmento dei processori server si sta quindi spostando sempre più verso architetture capaci di alimentare infrastrutture AI con elevati requisiti di memoria, banda e I/O.
#Adessonews seleziona nella rete articoli di particolare interesse.
Se vuoi leggere l’articolo completo clicca sul seguente link
